第四代AMD EPYC处理器先进技术指南
CXL 1.1+：提供超大规模的内存寻址空间
在互联技术特性上，EPYC 9004对CLX 1.1+的支持是一个亮点。本刊之前介绍过有关CXL的技术内容，CXL的全称是Compute eXpress Link，它是一个开放的行业标准，主要用于在CPU和加速单元（GPU、DPU）或者一些IO设备之间提供高速缓存一致性互联，同时允许CPU在连接设备的相同内存区域上工作，从而提高性能和电源效率，并降低软件复杂性，减少数据移动次数。该规范以PCIe 5.0作为技术基础，最新修订版本的CXL 3.0则以PCIe 6.0作为技术基础。
CXL规范的推出速度非常快，在CXL 1.0技术还未准备好之前，CXL 2.0技术就已经到来，新规范要求在总线的SerDes级别提供内置支持，从而实现和远程内存组的低延迟连接。因此，AMD不得不在新处理器的设计后期重新设计了CXL部分功能，还融入了包括持久内存和RAS报告等功能，但是其余部分则不能全部支持，因此AMD称之为CXL 1.1+。目前AMD的CXL总线基于PCIe 5.0规范，和PCIe 5.0共用物理接口。
▲ AMD的CXL 1.1+只支持第三类，也就是内存扩展。
CXL支持三类设备，第一种常用于网卡这类高速缓存设备，第二种常见于GPU、AI等应用的内存加速器，第三种是内存扩展控制器，通常作为内存缓冲器，常用作内存带宽或是容量的扩展。EPYC 9004目前只支持第三种方案，允许用户将远程内存作为本地内存进行寻址，并且允许将多个CLX Type-C设备聚合成一个交错的NUMA节点，还支持“headless NUMA”节点。其他功能包括能够优化本地内存和CXL内存之间延迟差异的QoS机制，支持AMD的SEV-SNP密钥扩展和AES-256-XTS等功能。
AMD目前最多允许将64个PCIe 5.0通道分配给CXL 1.1+，单个CXL 1.1+允许最多16个通道，因此单个CXL 1.1总线带宽为双向128GB/s。如果启用全部64个通道的话，带宽会高达双向512GB/s，这已经高出了12通道DDR5内存的460GB/s了。考虑到EPYC 9004高达96个CPU核心对内存带宽的需求，这正是AMD支持CXL 1.1+的意义所在。
